Descripción
Parámetros técnicos
Introducción al producto
El paquete de E/S analógico (IS420YAICS1b) contiene una placa de procesador común y una placa de adquisición específica para la función de entrada analógica. El paquete de E/S es capaz de manejar hasta 10 entradas analógicas, las primeras ocho de las cuales se pueden configurar como entradas de ± 5 V o ± 10 V, o 4-20 mA entradas de bucle de corriente. Las dos últimas entradas se pueden configurar como entradas de corriente ± 1 mA o 4-20 mA.
Especificaciones técnicas
|
Fabricar |
General Electric (GE) |
|
Modelo |
IS420YAICS1B |
| Número de parte | IS420YAICS1B |
|
Descripción |
Mark Vies yaic analógico de E/S paquete
|
|
Origen |
EE.UU |
|
Dimensión |
22*13*10 cm |
|
Peso |
0. 55kg |
Detalles del producto
Los resistentes de terminal de carga para las entradas de bucle de corriente se encuentran en la placa terminal
y el voltaje es detectado a través de estas resistencias por el YAIC. El paquete de E/S también incluye soporte para dos salidas de bucle de corriente 0-20 mA. El paquete de E/S recibe o envía datos a través de conectores Ethernet Dual RJ -45 al controlador y tiene un conector de tres pines para encenderlo. La salida es a través de un conector de pin DC -37 que se conecta directamente con el conector de placa terminal asociado. El diagnóstico visual se proporciona a través de LED indicadores.
Diagnóstico de Yaic:
El YAIC realiza las siguientes pruebas de autodiagnóstico:
• Una autoevaluación de encendido que incluye verificaciones de RAM, memoria flash, puertos Ethernet y la mayoría del hardware de la placa del procesador
• Monitoreo continuo de las fuentes de alimentación internas para el funcionamiento correcto
• Una verificación de la información de identificación electrónica de la placa terminal, la placa de adquisición y la placa de procesador para confirmar que el hardware establece coincidir, seguido de una verificación que el código de aplicación cargado de la memoria flash es correcto para el
juego de hardware
• Cada entrada analógica tiene una verificación de límite de hardware basado en niveles configurables altos y bajos para entradas 4-20 MA y niveles preestablecidos (no configurables) para entradas de ± 5 V, ± 10 V y ± 1 mA. Si se excede el límite, entonces el paquete de E/S aumenta una alarma
y marca la entrada como poco saludable. Se establece una señal lógica (L3DIAG _ paquete), que se refiere a toda la placa.
• Cada entrada tiene una verificación de límite de sistema configurable con niveles de selección de niveles altos y bajos, enganche y no liquidación. Estos límites se pueden utilizar en la programación del controlador para generar alarmas de proceso. Esta lógica del controlador requiere usar un pin RSTSYS en un bloque de salidas SYS _ para restablecer el estado fuera de límites cuando el pestillo está habilitado. La verificación de límite del sistema se puede configurar como Enable/deshabilitar en el nivel de punto, y solo son funcionales solo cuando los límites del sistema están habilitados en el nivel del módulo (pestaña Parámetros).
• El hardware de entrada analógica incluye voltajes de referencia de precisión en cada exploración. Los valores medidos se comparan con los valores esperados y se utilizan para confirmar la salud de los circuitos de convertidor analógico a digital.
• La corriente de salida analógica se detecta en la placa terminal utilizando una pequeña resistencia de carga. El paquete de E/S condiciona esta señal y la compara con la corriente ordenada para confirmar la salud de los circuitos de convertidor digital a analógico.
• El relé de suicidio de salida analógica se monitorea continuamente para un acuerdo entre el estado ordenado y la indicación de retroalimentación.
El paquete de E/S de YAIC es compatible con las tablas de terminales TBAISIC y STAIS2A.
|
Terminal Board
|
Descripción |
Redundancia de paquete de E/S
|
||
| Simplex |
Dual
|
TMR
|
||
|
TBAIS1C
|
TMR Analógico de entrada/placa terminal de salida
|
Sí
|
No
|
No
|
|
Stais2a
|
Placa de terminal de entrada/salida analógica simple
|
Sí
|
No
|
No
|
La redundancia del paquete de E/S se refiere al número de paquetes de E/S utilizados en una ruta de señal, de la siguiente manera:
• Simplex usa un paquete de E/S.
• TMR usa tres paquetes de E/S.